field.co.kr [공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용 > field4 | field.co.kr report

[공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용 > field4

본문 바로가기

field4


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


[공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용

페이지 정보

작성일 20-11-11 21:10

본문




Download : [공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용.hwp





2. 설계 일정
설계 구조
소스 data(資料) 검색
코딩
시뮬레이션 analysis
보고서 작성

3. 수행 내용

▼ 프로젝트 intro

- 키트의 Segment에 시간을 Display하고, Button switch로 control
- 시간, 분, 1/100초 단위까지 있어서 세밀하게 시간을 측정(測定) 할 수 있다

▼ 사용된 툴과 키트 intro

- 사용 툴 : Quartus2
- 키트 : HBE-COMBO2[FPGA] ` Cyclone2 (EP2C35F672C8N)

▼ the gist 알고리즘과 간략한 구조 intro

- 4개의 주요 회로를 컴포넌트 문으로 결합하여 사용

▼ 구현된 프로그램(program]) 소스 intro

Entity 입출력 포트 선언

entity stopwatch is
port( clk : in std_logic; 1kHz
reset : in std_logic;
start_stop : in std_logic; Run/Stop 동작을 조정하는 스위치
p0 : out std_logic;
p1 : out std_logic;
p2 : out std_logic;
p3 : out std_logic;
p4 : out std_logic;
p5 : out std_logic; com0 ~ com5, 6개의 Segment만 사용
a : out std_logic;
b :…(투비컨티뉴드 )


순서

Download : [공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용.hwp( 30 )





설명

다.[공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용 , [공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용공학기술레포트 , [공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용



[공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용
[공학],[VHDL],Digital,stop,watch[디지털,스톱,워치],설계,소스,-,키트와,쿼터스를,이용,공학기술,레포트




레포트/공학기술

[공학] [VHDL] Digital stop watch[디지털 스톱 워치] 설계 소스 - 키트와 쿼터스를 이용




[공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_01.gif [공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_02.gif [공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_03.gif [공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_04.gif [공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_05.gif [공학]%20[VHDL]%20Digital%20stop%20watch[디지털%20스톱%20워치]%20설계%20소스%20-%20키트와%20쿼터스를%20이용_hwp_06.gif
Digital Stop Watch

1. 수행 목적

Digital Stop Watch는 정확하게 시간을 멈출 수 있고, 시간을 숫자로 표시해 주기 때문에 보기 쉬운 장점(長點)이 있어 Analog에 비해 활용도가 높고 Digital 시계가 익숙한 현 세대에 더욱 선호되는 편이다. 이번 프로젝트 설계를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호를 다루는 능력을 기를 수 있을 것이다.
2. 설계 일정
설계 구조
소스 data(資料) 검색
코딩
시뮬레이션 analysis
보고서 작성

3. 수행 내용

▼ 프로젝트 intro

- 키트의 Segment에 시간을 Display하고, Button switch로 control
- 시간, 분, 1/100초 단위까지 있어서 세밀하게 시간을 측정(測定) 할 수 있다

▼ 사용된 툴과 키트 intro

- 사용 툴 : Quartus2
-...

Digital Stop Watch

1. 수행 목적

Digital Stop Watch는 정확하게 시간을 멈출 수 있고, 시간을 숫자로 표시해 주기 때문에 보기 쉬운 장점(長點)이 있어 Analog에 비해 활용도가 높고 Digital 시계가 익숙한 현 세대에 더욱 선호되는 편이다. 이번 프로젝트 설계를 통해 학기 동안 배웠던 VHDL 문법을 복습하고, 나아가 더 복잡한 구조를 해석하고 설계할 수 있는 능력을 기를 수 있으며 키트의 세그먼트 활용과 클락 신호를 다루는 능력을 기를 수 있을 것이다.
Total 18,017건 1 페이지

검색

REPORT 73(sv75)



해당자료의 저작권은 각 업로더에게 있습니다.

field.co.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © field.co.kr All rights reserved.