창원대 전기전자회로응용experiment(실험) 리포트 7.Flip-Flop
페이지 정보
작성일 20-09-14 14:36
본문
Download : 예비7.flip-flop.hwp
창원대_전기전자회로응용실험,리포트_7,Flip-Flop,공학기술,레포트
순서
pspice simulator로 회로결선 + 결과파형
1. 7400 NAND gate를 사용하여 그림 7.1의 S-R flip-flop 회로를 결선하여라. s-r flip-flop 회로에 다음 표와 같은 순서로 input 신호를 인가하고 output를 기록하여라.
2. j-k flip-flop 과 d flip-flop의 진리표를 자세히 살펴보고, 7473 j-k flip-flop과 7400 nand gate ic를 이용하여 d flip-flop을 설계하여라.
3. 실험순서 2에서 설계된 d flip-flop 회로를 결선한 뒤 실험을 통해 다음 표를 완성하여라.
4. 그림 7.7의 7473 data bus 실험회로를 결선하여라. 다음 표의 순서대로 실험을 수행하고, bus Q의 값을 기록하여라.
5. 그림 7.8의 74194 data bus loading 및 shift operation 실험회로를 결선하여라. function generator의 TTLOUT 출력을 1hz 구형파로 선택하여 194 ic의 11번 clock에 인가하여라. 10번 s1을 1에서 0으로 바꾸고 led의 상황을 관찰하여라.(...)
6. 실험순서 5에서 function g…(투비컨티뉴드 )
설명
레포트/공학기술
창원대 전기전자회로응용experiment(실험) 리포트 7.Flip-Flop
pspice simulator로 회로결선 + 결과파형 실험 중 일부만이 기재 되어있음을 밝힙니다 , 창원대 전기전자회로응용실험 리포트 7.Flip-Flop공학기술레포트 , 창원대_전기전자회로응용실험 리포트_7 Flip-Flop
Download : 예비7.flip-flop.hwp( 94 )
experiment(실험) 중 일부만이 기재 되어있음을 밝힙니다
다.
